

Modulbezeichnung (eng.)	Hardwareentwurf mit VHDL (Hardware Design with VHDL)	
Semester	WPM	
ECTS-Punkte (Dauer)	5 (1 Semester)	
Art	Wahlpflichtmodul Zertifikat Technische Informatik	
Studentische Arbeitsbelastung	60 h Kontaktzeit + 90 h Selbststudium	
Voraussetzungen (laut BPO)		
Empf. Voraussetzungen	Digitaltechnik	
Verwendbarkeit	BET, BETPV, BI, BIPV	
Prüfungsform und -dauer	Test am Rechner oder mündliche Prüfung	
Lehr- und Lernmethoden	Vorlesung, Praktikum	
Modulverantwortlicher	D. Rabe	
Qualifikationsziele	Die Studierenden kennen und verstehen die Beschreibung sowie Simulation digitaler Schaltungen mit VHDL. Hierbei werden digitale Schaltungen bewusst in kombinatorische (Schaltnetze) und sequentielle Schaltungsteile (Schaltwerke) zergliedert. Die Studierenden verwenden VHDL zur Realisierung von Automaten, rückgekoppelten Schieberegistern, arithmetischen Einheiten sowie der Ansteuerung von SRAM-Speichern. Sie kennen und verstehen außerdem die Umsetzung dieser Beschreibungen in eine FPGA-basierte Hardwareimplementierung mit den entsprechenden CAD-Werkzeugen. Hierzu gehört insbesondere die simulationsbasierte Verifikation der mit VHDL beschriebenen digitalen Schaltungen und die Durchführung der timing-driven Synthese sowie der statischen Timinganalyse.	
Lehrinhalte	Stichworte zum Vorlesungsinhalt: Hardwarebeschreibungssprache VHDL; synthetisierbarer VHDL-Code; Schaltungssynthese (Synthese, STA); Schaltungssimulation (Testbench); Im Praktikum werden diese Lehrinhalte durch entsprechende Versuche vertieft.	
Literatur	Ashenden, P.: The Designer's Guide to VHDL, Morgan Kaufmann Publishers, 2008	
Lehrveranstaltungen		
Dozent	Titel der Lehrveranstaltung	SWS
D. Rabe	Hardwareentwurf mit VHDL	2
D. Rabe	Praktikum Hardwareentwurf mit VHDL	2